വിപുലമായ പാക്കേജിംഗിനായുള്ള അടിസ്ഥാന പദാവലി

'മോർ ദൻ മോർ' യുഗത്തിലെ സാങ്കേതിക ഹൈലൈറ്റുകളിൽ ഒന്നാണ് അഡ്വാൻസ്ഡ് പാക്കേജിംഗ്.ഓരോ പ്രോസസ്സ് നോഡിലും ചിപ്പുകൾ കൂടുതൽ ബുദ്ധിമുട്ടുള്ളതും ചെലവേറിയതുമായി മാറുന്നതിനാൽ, എഞ്ചിനീയർമാർ ഒന്നിലധികം ചിപ്പുകളെ നൂതന പാക്കേജുകളിലേക്ക് ചേർക്കുന്നു, അതിനാൽ അവ ചുരുക്കാൻ ഇനി ബുദ്ധിമുട്ടേണ്ടതില്ല.ഈ ലേഖനം വിപുലമായ പാക്കേജിംഗ് സാങ്കേതികവിദ്യയിൽ ഉപയോഗിക്കുന്ന ഏറ്റവും സാധാരണമായ 10 പദങ്ങളുടെ ഒരു ഹ്രസ്വ ആമുഖം നൽകുന്നു.

2.5D പാക്കേജുകൾ

2.5D പാക്കേജ് പരമ്പരാഗത 2D IC പാക്കേജിംഗ് സാങ്കേതികവിദ്യയുടെ ഒരു മുന്നേറ്റമാണ്, ഇത് മികച്ച ലൈനും സ്ഥല ഉപയോഗവും അനുവദിക്കുന്നു.ഒരു 2.5D പാക്കേജിൽ, സിലിക്കൺ വഴി വയാസ് (TSVs) ഉള്ള ഒരു ഇന്റർപോസർ ലെയറിന് മുകളിൽ ബെയർ ഡൈകൾ അടുക്കി വയ്ക്കുകയോ വശങ്ങളിലായി സ്ഥാപിക്കുകയോ ചെയ്യുന്നു.അടിസ്ഥാനം, അല്ലെങ്കിൽ ഇന്റർപോസർ ലെയർ, ചിപ്പുകൾക്കിടയിൽ കണക്റ്റിവിറ്റി നൽകുന്നു.

2.5D പാക്കേജ് സാധാരണയായി ഉയർന്ന നിലവാരമുള്ള ASIC-കൾ, FPGA-കൾ, GPU-കൾ, മെമ്മറി ക്യൂബുകൾ എന്നിവയ്ക്കായി ഉപയോഗിക്കുന്നു.2008-ൽ Xilinx അതിന്റെ വലിയ FPGA-കളെ ഉയർന്ന വിളവ് നൽകുന്ന നാല് ചെറിയ ചിപ്പുകളായി വിഭജിക്കുകയും സിലിക്കൺ ഇന്റർപോസർ ലെയറുമായി ബന്ധിപ്പിക്കുകയും ചെയ്തു.2.5D പാക്കേജുകൾ അങ്ങനെ ജനിക്കുകയും ഒടുവിൽ ഉയർന്ന ബാൻഡ്‌വിഡ്ത്ത് മെമ്മറി (HBM) പ്രോസസർ ഇന്റഗ്രേഷനായി വ്യാപകമായി ഉപയോഗിക്കപ്പെടുകയും ചെയ്തു.

ഒരു 2.5D പാക്കേജിന്റെ ഡയഗ്രം

3D പാക്കേജിംഗ്

ഒരു 3D ഐസി പാക്കേജിൽ, ലോജിക് ഡൈ ഒരുമിച്ചോ സ്‌റ്റോറേജ് ഡൈയ്‌ക്കൊപ്പമോ അടുക്കിയിരിക്കുന്നു, ഇത് വലിയ സിസ്റ്റം-ഓൺ-ചിപ്‌സ് (SoC-കൾ) നിർമ്മിക്കേണ്ടതിന്റെ ആവശ്യകത ഇല്ലാതാക്കുന്നു.സജീവമായ ഒരു ഇന്റർപോസർ ലെയർ വഴി ഡൈ പരസ്പരം ബന്ധിപ്പിച്ചിരിക്കുന്നു, അതേസമയം 2.5D ഐസി പാക്കേജുകൾ ഇന്റർപോസർ ലെയറിൽ ഘടകങ്ങൾ അടുക്കുന്നതിന് ചാലക ബമ്പുകളോ TSVകളോ ഉപയോഗിക്കുന്നു, 3D IC പാക്കേജുകൾ TSV-കൾ ഉപയോഗിക്കുന്ന ഘടകങ്ങളുമായി ഒന്നിലധികം ലെയറുകൾ സിലിക്കൺ വേഫറുകളെ ബന്ധിപ്പിക്കുന്നു.

2.5D, 3D IC പാക്കേജുകളിൽ TSV സാങ്കേതികവിദ്യയാണ് പ്രധാന സാങ്കേതിക വിദ്യ, അർദ്ധചാലക വ്യവസായം 3D IC പാക്കേജുകളിൽ DRAM ചിപ്പുകൾ നിർമ്മിക്കാൻ HBM സാങ്കേതികവിദ്യ ഉപയോഗിക്കുന്നു.

3D പാക്കേജിന്റെ ഒരു ക്രോസ്-സെക്ഷണൽ കാഴ്ച കാണിക്കുന്നത്, സിലിക്കൺ ചിപ്പുകൾ തമ്മിലുള്ള ലംബമായ പരസ്പരബന്ധം മെറ്റാലിക് കോപ്പർ TSV-കൾ വഴിയാണ്.

ചിപ്ലെറ്റ്

CMOS-ന്റെയും CMOS ഇതര ഘടകങ്ങളുടെയും വൈവിധ്യമാർന്ന സംയോജനം സാധ്യമാക്കുന്ന 3D IC പാക്കേജിംഗിന്റെ മറ്റൊരു രൂപമാണ് ചിപ്ലെറ്റുകൾ.മറ്റൊരു വിധത്തിൽ പറഞ്ഞാൽ, അവ ഒരു പാക്കേജിലെ വലിയ SoC-കളേക്കാൾ ചെറിയ SoC-കളാണ്, അവയെ ചിപ്ലെറ്റുകൾ എന്നും വിളിക്കുന്നു.

ഒരു വലിയ SoC-യെ ചെറുതും ചെറുതുമായ ചിപ്പുകളായി വിഭജിക്കുന്നത് ഒരു ബെയർ ഡൈയേക്കാൾ ഉയർന്ന വിളവും കുറഞ്ഞ ചെലവും നൽകുന്നു.ഏത് പ്രോസസ്സ് നോഡാണ് ഉപയോഗിക്കേണ്ടതെന്നും അത് നിർമ്മിക്കാൻ ഏത് സാങ്കേതികവിദ്യ ഉപയോഗിക്കണമെന്നും പരിഗണിക്കാതെ തന്നെ chiplets ഡിസൈനർമാർക്ക് IP-യുടെ വിശാലമായ ശ്രേണി പ്രയോജനപ്പെടുത്താൻ അനുവദിക്കുന്നു.ചിപ്പ് നിർമ്മിക്കാൻ അവർക്ക് സിലിക്കൺ, ഗ്ലാസ്, ലാമിനേറ്റ് എന്നിവയുൾപ്പെടെയുള്ള വൈവിധ്യമാർന്ന വസ്തുക്കൾ ഉപയോഗിക്കാം.

ചിപ്ലെറ്റ് അധിഷ്ഠിത സംവിധാനങ്ങൾ ഒരു ഇടനില പാളിയിൽ ഒന്നിലധികം ചിപ്ലെറ്റുകൾ ചേർന്നതാണ്

ഫാൻ ഔട്ട് പാക്കേജുകൾ

ഒരു ഫാൻ ഔട്ട് പാക്കേജിൽ, കൂടുതൽ ബാഹ്യമായ I/O നൽകുന്നതിന് ചിപ്പിന്റെ ഉപരിതലത്തിൽ നിന്ന് "കണക്ഷൻ" ഫാൻ ചെയ്യുന്നു.ഇത് ഡൈയിൽ പൂർണ്ണമായും ഉൾച്ചേർത്ത ഒരു എപ്പോക്സി മോൾഡിംഗ് മെറ്റീരിയൽ (EMC) ഉപയോഗിക്കുന്നു, ഇത് വേഫർ ബമ്പിംഗ്, ഫ്ലക്സിംഗ്, ഫ്ലിപ്പ്-ചിപ്പ് മൗണ്ടിംഗ്, ക്ലീനിംഗ്, ബോട്ടം സ്പ്രേയിംഗ്, ക്യൂറിംഗ് തുടങ്ങിയ പ്രക്രിയകളുടെ ആവശ്യകത ഇല്ലാതാക്കുന്നു.അതിനാൽ, ഇന്റർമീഡിയറി ലെയർ ആവശ്യമില്ല, ഇത് വൈവിധ്യമാർന്ന സംയോജനം വളരെ എളുപ്പമാക്കുന്നു.

ഫാൻ-ഔട്ട് സാങ്കേതികവിദ്യ മറ്റ് പാക്കേജ് തരങ്ങളേക്കാൾ കൂടുതൽ I/O ഉള്ള ഒരു ചെറിയ പാക്കേജ് വാഗ്ദാനം ചെയ്യുന്നു, കൂടാതെ 2016-ൽ ആപ്പിളിന് TSMC-യുടെ പാക്കേജിംഗ് സാങ്കേതികവിദ്യ ഉപയോഗിച്ച് 16nm ആപ്ലിക്കേഷൻ പ്രോസസറും മൊബൈൽ DRAM-ഉം ഐഫോണിനുള്ള ഒരൊറ്റ പാക്കേജായി സമന്വയിപ്പിക്കാൻ കഴിഞ്ഞപ്പോൾ അത് സാങ്കേതിക താരമായിരുന്നു. 7.

ഫാൻ-ഔട്ട് പാക്കേജിംഗ്

ഫാൻ-ഔട്ട് വേഫർ ലെവൽ പാക്കേജിംഗ് (FOWLP)

സിലിക്കൺ ചിപ്പുകൾക്കായി കൂടുതൽ ബാഹ്യ കണക്ഷനുകൾ നൽകുന്ന വേഫർ-ലെവൽ പാക്കേജിംഗിലെ (WLP) ഒരു മെച്ചപ്പെടുത്തലാണ് FOWLP സാങ്കേതികവിദ്യ.ഒരു എപ്പോക്സി മോൾഡിംഗ് മെറ്റീരിയലിൽ ചിപ്പ് ഉൾച്ചേർക്കുകയും തുടർന്ന് വേഫർ പ്രതലത്തിൽ ഉയർന്ന സാന്ദ്രത പുനർവിതരണ പാളി (RDL) നിർമ്മിക്കുകയും സോൾഡർ ബോളുകൾ പ്രയോഗിച്ച് പുനർനിർമ്മിച്ച വേഫർ രൂപപ്പെടുത്തുകയും ചെയ്യുന്നത് ഇതിൽ ഉൾപ്പെടുന്നു.

പാക്കേജിനും ആപ്ലിക്കേഷൻ ബോർഡിനും ഇടയിൽ FOWLP ധാരാളം കണക്ഷനുകൾ നൽകുന്നു, കൂടാതെ സബ്‌സ്‌ട്രേറ്റ് ഡൈയേക്കാൾ വലുതായതിനാൽ, ഡൈ പിച്ച് യഥാർത്ഥത്തിൽ കൂടുതൽ ശാന്തമാണ്.

ഒരു FOWLP പാക്കേജിന്റെ ഉദാഹരണം

വൈവിധ്യമാർന്ന ഏകീകരണം

ഉയർന്ന തലത്തിലുള്ള അസംബ്ലികളിലേക്ക് വെവ്വേറെ നിർമ്മിക്കുന്ന വിവിധ ഘടകങ്ങളുടെ സംയോജനം പ്രവർത്തനക്ഷമത വർദ്ധിപ്പിക്കാനും പ്രവർത്തന സവിശേഷതകൾ മെച്ചപ്പെടുത്താനും കഴിയും, അതിനാൽ അർദ്ധചാലക ഘടക നിർമ്മാതാക്കൾക്ക് വ്യത്യസ്ത പ്രക്രിയകളുള്ള പ്രവർത്തന ഘടകങ്ങളെ ഒരൊറ്റ അസംബ്ലിയിലേക്ക് സംയോജിപ്പിക്കാൻ കഴിയും.

വൈവിധ്യമാർന്ന സംയോജനം സിസ്റ്റം-ഇൻ-പാക്കേജിന് (SiP) സമാനമാണ്, എന്നാൽ ഒരു സബ്‌സ്‌ട്രേറ്റിൽ ഒന്നിലധികം ബെയർ ഡൈകൾ സംയോജിപ്പിക്കുന്നതിനുപകരം, ഇത് ഒരു സബ്‌സ്‌ട്രേറ്റിൽ ചിപ്ലെറ്റുകളുടെ രൂപത്തിൽ ഒന്നിലധികം ഐപികളെ സംയോജിപ്പിക്കുന്നു.ഒരേ പാക്കേജിലെ വ്യത്യസ്ത ഫംഗ്ഷനുകളുള്ള ഒന്നിലധികം ഘടകങ്ങളെ സംയോജിപ്പിക്കുക എന്നതാണ് വൈവിധ്യമാർന്ന സംയോജനത്തിന്റെ അടിസ്ഥാന ആശയം.

വൈവിധ്യമാർന്ന സംയോജനത്തിലെ ചില സാങ്കേതിക നിർമാണ ബ്ലോക്കുകൾ

എച്ച്ബിഎം

ഒരു സ്റ്റാക്കിനുള്ളിലും മെമ്മറിക്കും ലോജിക്കൽ ഘടകങ്ങൾക്കും ഇടയിലുള്ള ഡാറ്റയ്‌ക്കായി ഉയർന്ന ബാൻഡ്‌വിഡ്ത്ത് ചാനലുകൾ നൽകുന്ന ഒരു സ്റ്റാൻഡേർഡ് സ്റ്റാക്ക് സ്റ്റോറേജ് സാങ്കേതികവിദ്യയാണ് HBM.കൂടുതൽ I/O, ബാൻഡ്‌വിഡ്ത്ത് എന്നിവ സൃഷ്‌ടിക്കുന്നതിന് HBM പാക്കേജുകൾ മെമ്മറി ഡൈ സ്റ്റാക്ക് ചെയ്യുകയും TSV വഴി അവയെ ഒരുമിച്ച് ബന്ധിപ്പിക്കുകയും ചെയ്യുന്നു.

ആപ്ലിക്കേഷൻ പ്രോസസറുകൾ, GPU-കൾ, SoC-കൾ എന്നിവയ്‌ക്കൊപ്പം ഒരു പാക്കേജിനുള്ളിൽ DRAM ഘടകങ്ങളുടെ ഒന്നിലധികം ലെയറുകളെ ലംബമായി സമന്വയിപ്പിക്കുന്ന ഒരു JEDEC നിലവാരമാണ് HBM.ഹൈ-എൻഡ് സെർവറുകൾക്കും നെറ്റ്‌വർക്കിംഗ് ചിപ്പുകൾക്കുമായി 2.5D പാക്കേജായി HBM പ്രാഥമികമായി നടപ്പിലാക്കുന്നു.HBM2 റിലീസ് ഇപ്പോൾ പ്രാരംഭ HBM റിലീസിന്റെ ശേഷിയും ക്ലോക്ക് നിരക്ക് പരിമിതികളും അഭിസംബോധന ചെയ്യുന്നു.

HBM പാക്കേജുകൾ

ഇന്റർമീഡിയറ്റ് ലെയർ

പാക്കേജിലെ മൾട്ടി-ചിപ്പ് ബെയർ ഡൈ അല്ലെങ്കിൽ ബോർഡിൽ നിന്ന് വൈദ്യുത സിഗ്നലുകൾ കൈമാറുന്ന ചാലകമാണ് ഇന്റർപോസർ ലെയർ.ഇത് സോക്കറ്റുകൾക്കും കണക്ടറുകൾക്കുമിടയിലുള്ള ഇലക്ട്രിക്കൽ ഇന്റർഫേസാണ്, സിഗ്നലുകൾ കൂടുതൽ അകലെ പ്രചരിപ്പിക്കാനും ബോർഡിലെ മറ്റ് സോക്കറ്റുകളുമായി ബന്ധിപ്പിക്കാനും അനുവദിക്കുന്നു.

ഇന്റർപോസർ ലെയർ സിലിക്കണും ഓർഗാനിക് വസ്തുക്കളും ഉപയോഗിച്ച് നിർമ്മിക്കാം, മൾട്ടി-ഡൈ ഡൈയ്ക്കും ബോർഡിനും ഇടയിലുള്ള ഒരു പാലമായി ഇത് പ്രവർത്തിക്കുന്നു.ഉയർന്ന ഫൈൻ പിച്ച് I/O സാന്ദ്രതയും TSV രൂപീകരണ ശേഷിയും ഉള്ള ഒരു തെളിയിക്കപ്പെട്ട സാങ്കേതികവിദ്യയാണ് സിലിക്കൺ ഇന്റർപോസർ ലെയറുകൾ, കൂടാതെ 2.5D, 3D IC ചിപ്പ് പാക്കേജിംഗിൽ ഒരു പ്രധാന പങ്ക് വഹിക്കുന്നു.

ഒരു സിസ്റ്റം പാർട്ടീഷൻ ചെയ്ത ഇന്റർമീഡിയറ്റ് ലെയറിന്റെ സാധാരണ നടപ്പാക്കൽ

പുനർവിതരണ പാളി

പാക്കേജിന്റെ വിവിധ ഭാഗങ്ങൾ തമ്മിലുള്ള വൈദ്യുത കണക്ഷനുകൾ പ്രാപ്തമാക്കുന്ന കോപ്പർ കണക്ഷനുകൾ അല്ലെങ്കിൽ വിന്യാസങ്ങൾ പുനർവിതരണ പാളിയിൽ അടങ്ങിയിരിക്കുന്നു.ഇത് മെറ്റാലിക് അല്ലെങ്കിൽ പോളിമെറിക് ഡൈഇലക്‌ട്രിക് മെറ്റീരിയലിന്റെ ഒരു പാളിയാണ്, ഇത് പാക്കേജിൽ നഗ്നമായ ഡൈ ഉപയോഗിച്ച് അടുക്കിവയ്ക്കാം, അങ്ങനെ വലിയ ചിപ്‌സെറ്റുകളുടെ I/O സ്‌പെയ്‌സിംഗ് കുറയുന്നു.പുനർവിതരണ പാളികൾ 2.5D, 3D പാക്കേജ് സൊല്യൂഷനുകളുടെ അവിഭാജ്യ ഘടകമായി മാറിയിരിക്കുന്നു, അവയിലെ ചിപ്പുകളെ ഇടനില പാളികൾ ഉപയോഗിച്ച് പരസ്പരം ആശയവിനിമയം നടത്താൻ അനുവദിക്കുന്നു.

പുനർവിതരണ പാളികൾ ഉപയോഗിച്ച് സംയോജിത പാക്കേജുകൾ

ടി.എസ്.വി

2.5D, 3D പാക്കേജിംഗ് സൊല്യൂഷനുകൾക്കായുള്ള ഒരു പ്രധാന നടപ്പാക്കൽ സാങ്കേതികവിദ്യയാണ് TSV, കൂടാതെ സിലിക്കൺ വേഫർ ഡൈയിലൂടെ ലംബമായ പരസ്പരബന്ധം നൽകുന്ന ചെമ്പ് നിറച്ച വേഫറാണിത്.ഒരു ഇലക്ട്രിക്കൽ കണക്ഷൻ നൽകുന്നതിന് ഇത് മുഴുവൻ ഡൈയിലൂടെയും ഓടുന്നു, ഇത് ഡൈയുടെ ഒരു വശത്ത് നിന്ന് മറ്റൊന്നിലേക്കുള്ള ഏറ്റവും ചെറിയ പാതയായി മാറുന്നു.

ത്രൂ-ഹോളുകൾ അല്ലെങ്കിൽ വിയാകൾ വേഫറിന്റെ മുൻവശത്ത് നിന്ന് ഒരു നിശ്ചിത ആഴത്തിൽ കൊത്തിവെച്ചിരിക്കുന്നു, അത് ഇൻസുലേറ്റ് ചെയ്യുകയും ഒരു ചാലക വസ്തുക്കൾ (സാധാരണയായി ചെമ്പ്) നിക്ഷേപിച്ച് നിറയ്ക്കുകയും ചെയ്യുന്നു.ചിപ്പ് നിർമ്മിച്ചുകഴിഞ്ഞാൽ, ടിഎസ്‌വി ഇന്റർകണക്റ്റ് പൂർത്തിയാക്കുന്നതിന് വിയാസും വേഫറിന്റെ പിൻഭാഗത്ത് നിക്ഷേപിച്ചിരിക്കുന്ന ലോഹവും തുറന്നുകാട്ടുന്നതിനായി വേഫറിന്റെ പിൻഭാഗത്ത് നിന്ന് കനംകുറഞ്ഞതാണ്.